Εισαγωγή: MOS τρανζίστορ, CMOS λογική, βασικές πύλες και στοιχεία μνήμης, κατασκευή CMOS κυκλωμάτων, σχεδίαση σε επίπεδο layout. Θεωρία των MOS τρανζίστορ: ιδανικές I-V χαρακτηριστικές, C-V χαρακτηριστικές, μη ιδανικά I-V φαινόμενα, DC χαρακτηριστικές μεταφοράς. Εκτίμηση της καθυστέρησης ενός κυκλώματος: το μοντέλο καθυστέρησης RC, το γραμμικό μοντέλο καθυστέρησης – η τεχνική του Logical Effort (για ένα επίπεδο ενός κυκλώματος αλλά και για μονοπάτια), προσδιορισμός του μεγέθους των τρανζίστορ (transistor sizing). Κατανάλωση ισχύος: δυναμική κατανάλωση, στατική κατανάλωση, βελτιστοποίηση ενέργειας-καθυστέρησης, σχεδίαση κυκλωμάτων με χαμηλή κατανάλωση ισχύος. Γραμμές διασύνδεσης: γεωμετρία, επίπεδα μετάλλου, μοντελοποίηση, καθυστέρηση, κατανάλωση ισχύος, θόρυβος, αξιόπιστη σχεδίαση των γραμμών διασύνδεσης. Αποκλίσεις λόγω κατασκευής και περιβάλλοντος. Κλιμάκωση. Θέματα σχεδίασης συνδυαστικών κυκλωμάτων: οικογένειες κυκλωμάτων, πιθανά προβλήματα που προκύπτουν κατά τη σχεδίαση. Θέματα σχεδίασης ακολουθιακών κυκλωμάτων: σχεδίαση μανδαλωτών (latches) και flip-flop, περιορισμοί μέγιστης καθυστέρησης, περιορισμοί ελάχιστης καθυστέρησης, δανεισμός χρόνου (time borrowing), clock skew. Μνήμες ημιαγωγών.

Οι φοιτητές και φοιτήτριες που ολοκληρώνουν επιτυχώς το μάθημα θα μπορούν:

• Να σχεδιάζουν στατική συνδυαστική και ακολουθιακή λογική τεχνολογίας CMOS, τόσο σε επίπεδο τρανζίστορ όσο και σε επίπεδο φυσικού σχεδιασμού (layout).
• Να περιγράφουν τα γενικά βήματα κατασκευής ολοκληρωμένων κυκλωμάτων CMOS.
• Να κατανοούν την ακριβή (μη ιδανική) συμπεριφορά των τρανζίστορ επίδρασης πεδίου MOS.
• Να υπολογίζουν και να βελτιστοποιούν την καθυστέρηση συνδυαστικών κυκλωμάτων, χρησιμοποιώντας RC μοντέλα καθυστέρησης και την τεχνική του Logical Effort.
• Να εκτιμούν και να βελτιστοποιούν την καθυστέρηση και την επίδραση του θορύβου σε γραμμές διασύνδεσης.
• Να προσδιορίζουν τα διάφορα είδη κατανάλωσης ισχύος σε VLSI κυκλώματα και να εφαρμόζουν μεθόδους για τη μείωσή της.
• Να χρησιμοποιούν διαφορετικές οικογένειες κυκλωμάτων στοχεύοντας είτε σε υψηλότερες επιδόσεις είτε σε μικρότερη επιφάνεια υλοποίησης.
• Να κατανοούν, να περιγράφουν και να αποφεύγουν τα πιο συχνά σχεδιαστικά σφάλματα σε κυκλώματα CMOS.
• Να κατανοούν και να περιγράφουν τα υπέρ και τα κατά των διάφορων ακολουθιακών στοιχείων, δηλαδή flip-flop, μανδαλωτών και μανδαλωτών με μικρό παλμό (pulsed latches).
• Να κατανοούν και να υπολογίζουν τους περιορισμούς μέγιστης καθυστέρησης, ελάχιστης καθυστέρησης καθώς και τον δανεισμό χρόνου (time borrowing), για ακολουθιακά κυκλώματα που υλοποιούνται με οποιοδήποτε από τα ακολουθιακά στοιχεία που αναφέρθηκαν παραπάνω.
• Να περιγράφουν τα αίτια και τα αποτελέσματα του φαινομένου του clock skew.
• Να σχεδιάζουν ολοκληρωμένα κυκλώματα και να αξιολογούν τις επιδόσεις τους με χρήση εργαλείων CAD (Computer Aided Design).
• Να περιγράφουν τη δομή και τη λειτουργία μνημών ημιαγωγών.

Δεν απαιτούνται.

1. Σχεδίαση Ολοκληρωμένων Συστημάτων CMOS VLSI, Neil H. E. Weste, David M. Harris, 4η έκδοση
2. Ψηφιακά Ολοκληρωμένα Κυκλώματα: Μια Σχεδιαστική Προσέγγιση, Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic, 2η έκδοση

• IEEE Transactions on VLSI Systems
• IEEE Transactions on Circuits and Systems I
• IEEE Transactions on Circuits and Systems II

Διαλέξεις, Φροντιστηριακές ώρες που περιλαμβάνουν επίλυση ασκήσεων με υποδειγματικό τρόπο, Ασκήσεις για το σπίτι, Εργασία

Ασκήσεις για το σπίτι (30%), Εργασία (30%), Γραπτή εξέταση (40%)

Αναλυτικές πληροφορίες σχετικά με τη διεξαγωγή και την αξιολόγηση του μαθήματος υπάρχουν στο e-class (https://eclass.icsd.aegean.gr/courses/ICSD209/) και στην πρώτη παρουσίαση του μαθήματος.

Πρόσωπο με πρόσωπο